人工智能大模型参数的指数级膨胀，正在将数据中心变成吞噬电力的“巨兽”。随着摩尔定律放缓，传统可插拔光模块在面对1.6T乃至3.2T的传输速率时，遭遇了严峻的“功耗墙”与“带宽墙”。在这个AI算力即权力的时代，如何打破物理极限，让数据在芯片间以接近光速流动，已成为全球半导体产业竞逐的焦点。

在此背景下，光电共封装（CPO）技术一跃成为AI时代的“必争之地”。业界共识认为，2026年将迎来CPO技术的真正爆发期。作为一种将光引擎与计算芯片（如GPU、ASIC）通过2.5D/3D先进封装技术共同集成在同一基板上的革命性方案，CPO不仅能大幅缩短电互连距离，更能将系统功耗惊人地降低30%-70%。它不再仅仅是光通信的升级，而是支撑下一代高性能计算（HPC）和超大规模AI集群的底层基石。

然而，CPO并非单一技术的突破，而是一场复杂的系统工程。它涵盖了激光器、硅光工艺、光引擎、电驱动芯片（EIC）以及先进封装五大核心要素。其中，硅光工艺的成熟度与先进封装的精密度，直接决定了CPO产品的性能上限。长期以来，高端硅光工艺平台的缺失一直是国内产业的痛点，而这一局面即将被改写。

8月12日，中粉会展将在江苏苏州举办2026光电共封装技术与硅光芯片产业研讨会，我们邀请到联合微电子中心有限责任公司（CUMEC）微系统中心光电微系统设计专家罗伟出席大会并作题为《面向下一代高速通信的光电合封解决方案》的报告，他将介绍CUMEC公司依托自主8英寸90nm工艺线，研发的硅光工艺(CSiP180AL)与先进封装工艺(C3DS10)，并介绍硅光有源硅转接板工艺解决方案，助力国产高性能计算及高速通信自主可控发展。

专家介绍：

罗伟博士毕业于西安交通大学，博士后期间分别在新加坡国立大学SHINE实验室和弗吉尼业大学从事先进封装和光电异质集成相关工作，参与Darpa Gryphon等多项光电异质集成相关项目。具有10余年半导体器件与工艺研发经验，承担多项省部级以上科研项目，取得多项国际先进技术成果，在IEEE electronic device letters等期刊发表SCI学术论文20余篇，在Journal of Applied Physics发表封面论文1篇。目前致力于晶圆级三维异质异构集成工艺技术和集成应用研发工作，为高功能密度和高带宽密度芯粒集成提供一体化工艺平台解决方案。

注：图片非商业用途，存在侵权告知删