5月25日，在一场行业会议上，华为公司董事、半导体业务部总裁何庭波在演讲中，正式发表了关乎半导体行业未来技术演进的指导性方案——“韬（τ）定律”。提出以“时间缩微”替代“几何缩微”，以系统性降低时间常数（韬τ）为目标，通过逻辑折叠等创新技术，持续压缩信号传播时延，不断提升晶体管密度，实现半导体与电子系统的持续演进。

华为公司董事、半导体业务部总裁何庭波，摄影：林渊

基于该定律，华为过去六年已成功设计并量产了381款芯片。今年秋季，华为将发布新的麒麟手机芯片，完整采用逻辑折叠技术，大幅提升相关性能。

人民日报评价这是中国在全球半导体领域首次提出指导产业发展的新原则。

摩尔定律时代已难以为继

1965年，英特尔联合创始人戈登·摩尔提出集成电路上晶体管数每18个月翻倍的规律。 正如其预测，芯片制程从1999年的180纳米提升至2022年的3纳米，性能不断提高。

推动摩尔定律的持续生效，不仅依赖技术创新，还需要巨大的经济投入、全球产业协作和商业模式创新。集成电路产业高度国际化，涉及芯片设计、晶圆制造、封装测试等环节，每个环节包含众多专业工序。 同时，光刻机等设备和光刻胶等材料的生产也需要极高的技术和研发成本。 因此，任何国家或地区都难以独立掌握全产业链。 为了维持摩尔定律的进展，半导体行业自1991年起每两年制定国际半导体技术路线图，协调全球企业的步调。

然而，随着芯片制程的缩短，摩尔定律面临技术、经济和生态等方面的挑战。 技术上，14纳米以下的光刻技术难以持续提升，且晶体管密度过高导致绝缘层变薄，易引发短路。

摩尔定律主导的时代逐渐难以为继，后摩尔时代正悄然来临。

后摩尔时代的技术策略

当前集成电路特征尺寸已经向1nm 节点迈进，逐渐逼近物理极限，摩尔定律面临失效，更加强调多功能集成的超越摩尔定律开始登上舞台。

根据国际异质集成技术路线图（Heterogeneous integration roadmap，HIR），系统级封装（System in package，缩写为 SiP）、2.5D/3D 集成以及晶圆级封装（Wafer-level-package，缩写为 WLP）是集成电路后道封装及微系统领域最重要的技术发展趋势。其中 SiP 强调多功能组件的集成；2.5D/3D 集成强调芯片在垂直方向的堆叠；WLP 强调大量裸芯片在同一衬底上的一次性封装成形。

韬（τ）定律来了

如果晶体管无法继续无限缩小，芯片性能还能怎么提升？

过去六年，华为半导体团队基于手机SoC、人工智能加速器、系统互联架构及封装技术，开展全芯片级技术研究。研究得出结论：技术突破并非依赖全新制程节点或晶体管架构，而是要重构核心优化方向。

于是，华为提出了所谓的韬（τ）定律。

传统芯片发展，像是在不断压缩城市里的建筑面积，而韬定律更强调的是优化城市交通。因为现在很多芯片性能瓶颈，已经不是计算不过来，而是数据送不过来。

这里的τ，本质上代表信号传播延迟。华为认为，与其继续疯狂追求几何尺寸缩小，不如想办法让信号传播得更快、路径更短、等待时间更少。他们将时间确立为核心衡量指标。晶体管、电路、芯片、系统各层级均可定义特征时间常数τ，并将缩减τ定为统一优化目标。几何尺寸缩放仅成为降低时间损耗的手段之一。

这一准则定义为τ时间缩放，作为接替摩尔几何缩放、引领半导体产业演进的全新底层理论。

什么是逻辑折叠技术？

2020年后，先进制程获取受限，行业面临核心问题：制程工艺不再迭代的前提下，如何持续实现单颗芯片代际性能升级？逻辑折叠技术就此应运而生。

逻辑折叠是遵循时间缩放原理，将数字电路、模拟电路与存储电路拆分排布至纵向堆叠的多层有源芯片层，统筹优化芯片性能、功耗与面积的设计方案。

可以把它理解为，原本要绕半个城市送货，现在直接修了一条高架桥，这样一来信号传播距离变短了，电阻、电容降低了，延迟减少了，功耗下降了，最后整体性能提升了。

事实上，全球半导体行业这些年也确实正在往这个方向发展，比如英伟达重点发展NVLink高速互联，苹果强调软硬件协同，AMD推进Chiplet架构，各大厂商都在研究 3D堆叠、HBM高带宽内存、近存计算等技术。

如AMD推进Chiplet架构，其通过将复杂的片上系统（System on Chip，缩写为 SoC）芯片拆分，以合适的制程完成“小芯片”制造，并在封装层面完成系统集成，为复杂 SoC 芯片日益增加的成本控制和质量控制问题提供了一种解决方案。

因此，华为提出的思路，并不是完全脱离行业趋势的空想，而是符合后摩尔时代全球技术演进方向的一种尝试。

据了解，基于该定律，华为过去六年已成功设计并量产了381款芯片。今年秋季，华为将发布新的麒麟手机芯片，完整采用逻辑折叠技术，大幅提升相关性能。

此外，预计到2031年，基于该定律的高端芯片晶体管密度将达到1.4纳米制程的同等水平。

“韬（τ）定律”的重大意义

“韬（τ）定律”的提出意义重大，首先技术方面得突破不过多表述。

经济上，为满足集成电路性能演进的要求，集成电路制造工艺及装备技术，尤其是集成电路前道工艺设备，包括光刻机、刻蚀机、离子注入机、薄膜设备、扩散设备、化学机械平坦化设备（Chemical Mechanical Polishing，CMP）、电化学沉积设（Electro chemistry Deposition，ECD）、湿法工艺设备等八大类设备制造能力将由当前的 5 nm 节点进一步推进发展，经 3 nm、2.1 nm、1.5 nm 直至 1 nm （等效）、0.7 nm（等效）节点。芯片制程缩短使研发与生产成本急剧上升，例如，5纳米生产线的投资额是14纳米的两倍，只有少数企业能承受。而对于无法获取顶尖光刻设备的企业，发展受限问题显现更早，产业承压也更为严峻。

其次，自2018年以来，美国政府通过实体清单等手段限制出口或进口，单方面开启对中国集成电路产业的打压；2022年美国正式通过《芯片与科学法案》，进一步明确了对中国集成电路产业的遏制和孤立；2024年12月美国商务部工业和安全局发布出口管制的“强化版”新规，进一步加严对半导体制造设备、存储芯片等物项的对华出口管制。

该定律在一定程度上对指导我国半导体产业从西方国家的围剿中突围意义重大。

参考来源：

[1]人民日报、华为

[2]戎 珂等.后摩尔时代中国集成电路产业生态发展进路

[3]周 哲等.半导体工艺与制造装备技术发展趋势

注：图片非商业用途，存在侵权告知删除