AI训练集群与云基础设施的带宽/功耗压力，正在把“光”从机房边缘拉进芯片封装里。共封装光学（CPO）的思路并不复杂：把硅光（SiPh）光电转换引擎与交换芯片/GPU紧邻共封，用电短距+光长距把功耗与插入损耗压下去。但落到工程层面，CPO最难的两件事仍是老问题：光电耦合效率/对准容差，以及热—电—光的系统可靠性。

日本京瓷在第76届IEEE电子元件与技术会议（ECTC）上发布的一款集成硅光子学与聚合物波导的高效宽温域光耦合结构CPO模块，为下一代高性能计算与数据中心应用提供了可行的CPO解决方案。

把光耦合做成“宽温也能稳跑”的结构

京瓷此次展示的CPO模块路线，核心不是堆速率，而是把光耦合结构做宽温鲁棒、把硅光器件封装方式做热/电双优，从而让32 Gb/s级链路在数据中心真实温度窗口里“始终睁眼”。

1）先选对“面朝下（Face‑Down）+ BGA”的硅光构型

在CPO里，硅光器件旁边往往就是高功耗区域，散热与高速电互连会互相撕扯。京瓷对比了面朝上（引线键合电互连）与面朝下（BGA倒装互连）两种构型：

散热：面朝下单靠硅衬底与金属块把热更快带走，实测EIC温度更低，LD温度更是显著下降，这对LD寿命与阈值/斜率效率都很关键；

信号完整性：面朝上被细长的引线键合拖住，寄生电感与阻抗不连续更明显；面朝下用BGA获得更好回退裕量，32 Gb/s NRZ眼图SNR与抖动改善显著。

结论很直接：要做“长期可靠+高速电光转换”，面朝下方案更接近量产现实。

2）集成模块跑通：0–70 ℃全温域32 Gb/s无误码

最终模块按OIF CPO实施协议框架思路集成：有机基板上倒装两颗5×5 mm SiPh器件，光通道经由聚合物波导布线到基板边缘，再连至外部光纤连接器；单通道32 Gb/s下，0/25/50/70℃都得到清晰眼图，环回误码测试做到无误码水平（BER≈10-12附近仍有约0.3UI裕量）。

这件事的产业意义不是“又跑通一个实验室demo”，而是证明：CPO的耦合结构可以被设计成一个“温度宽、贴装宽容、还能用常规工艺设备落地”的系统。

面向CPO，京瓷几个月前的另一块拼图——SIEOM无源对准

几个月前，京瓷研发了同步电光安装（SIEOM）技术，通过基于CNC的补偿式无源对准，实现了光电转换器与聚合物波导的高精度集成，满足32 Gbps NRZ传输的耦合效率要求。其核心逻辑为：

对准基准不迷信"金属对准框"，而是把基准绑定到波导核心层（光刻同步做core‑mark）；再用CNC视觉测绘把有机基板形变/镜位个体差异扫出来，用光线追踪反算给出最优落点；最后倒装贴装同时完成光通道（optical pins↔波导）与电BGA的同步固化，并用折射率匹配树脂兼顾减反射与底部填充。验证结果指向：面内偏差±5 μm以内、耦合段光损约0.3dB，并同样跑通32 Gbps NRZ/BER<10⁻¹²量级要求。

换句话说：一边把光路结构做成"更宽的坑"，一边把贴装工艺做成"更准的铲子"——两条线合起来，才像一套可量产CPO方法论。

小结

目前来看，京瓷切入CPO赛道，打的不是单一技术秀，而是一条更偏工程化链条的布局，也就是说，京瓷做的整体更像在为CPO标准化与量产良率修底座。

参考来源：光芯、光研驿站

注：图片非商业用途，存在侵权告知删除