AI算力需求正呈指数级爆发，大模型训练与推理对芯片性能、规模的要求持续攀升，全球半导体供应链正遭遇前所未有的产能考验。传统晶圆制造与封装工艺已逼近物理极限，尤其大尺寸AI芯片的崛起，让圆形晶圆的材料利用率与产能瓶颈愈发凸显。

传统CoWoS作为当前高端AI芯片的主流封装方案，虽通过硅中介层实现GPU与HBM高速互联，但受限于圆形晶圆与硅材料特性，无法适配日益膨胀的AI芯片需求。同时，硅中介层热稳定性不足、高频信号损耗大，难以满足下一代AI芯片低功耗、高带宽、高密度互联的严苛要求。

CoPoS（Chip-on-Panel-on-Substrate）是台积电推出的新一代先进封装技术，明确被定位为现有CoWoS技术的下一代继任者，核心目标是突破CoWoS的性能与成本瓶颈，适配下一代高端芯片的发展需求。

该技术的核心创新的是“化圆为方”，具体而言，就是采用玻璃或蓝宝石材质的方形载具作为中介层，以310x310mm、750x620mm等规格的矩形面板基板，全面替代传统封装所采用的圆形硅中介层，其核心初衷在于显著提升封装面积利用率、增强生产灵活性与可扩展性，同时有效降低封装成本。

相较于传统300mm圆形晶圆，CoPoS技术的优势尤为突出：其面板面积利用率可达到81%至95%以上，大幅超越传统方案；成本方面，预计能将单位面积封装成本降低约10%至30%。

在性能提升上，CoPoS技术致力于在单次封装中集成更多Chiplet芯粒，并实现更高堆叠数的高带宽内存，其理论峰值带宽有望突破13-15TB/s。基于这些优势，该技术主要面向下一代AI训练/推理芯片、高性能计算芯片及5G通信芯片等高端应用场景。

台积电CoPoS产线建设进度远超预期，2026年2月已完成首批核心生产与测试设备交付，6月将实现整条产线全面完工。首条试点产线计划落户台南嘉义，将整合CoPoS、SoIC（系统级芯片封装）、WCM（晶圆级多芯片模块）等顶尖技术，打造全球最先进的封装生产基地。

来源：SemiWiki.CoPoS is a Bigger Canvas for Chiplets and HBM

从长远技术路线来看，CoPoS最终目标是逐步采用更高规格的玻璃基板，全面替代现有硅中介层材料，玻璃具备低热膨胀系数、高机械强度、优异电气隔离性能与低高频信号损耗等优势，热膨胀系数与硅芯片高度匹配，可减少70%的高温翘曲问题。其表面粗糙度很低，互连密度更是能达传统基板的10倍左右，此外，玻璃基板还可直接集成光引擎，为CPO（共封装光学）技术铺路，精准匹配1.6T/3.2T超高速光互联需求。

CoPoS技术的推出与落地，不仅是台积电在先进封装领域的战略布局，更是后摩尔时代半导体产业突破物理极限、适配AI算力爆发需求的关键探索。尽管目前其大规模量产仍面临玻璃基板翘曲控制、TGV通孔加工等技术挑战，但相信随着产线的逐步完善与技术的持续迭代，CoPoS有望逐步替代CoWoS成为高端芯片封装的主流方案，推动半导体产业迈入“玻璃基板+面板级封装”的全新发展阶段。

参考来源:

SemiWiki.CoPoS is a Bigger Canvas for Chiplets and HBM

工商时报《台积电CoPoS生产线或于6月份全面建成》